专注于降低IC设计功耗的EDA初创公司Azuro近日推出第三版PowerCentric低功耗时钟实现工具，该产品扩展了该公司低功耗设计工具的能力，目的是支持65nm及其以下工艺的、先进的、能处理可变性问题的设计流程。

       “时钟实现在65nm以下IC设计中成为日益重要的课题，”Azuro产品市场副总裁Ashutosh Mauskar在一次发言中说，“如果设计中要紧是性能和门面积，那么，时钟实现就是一个受到良好控制的问题；但是，如果设计中要紧的是功耗、可布线性和可变性，那么，时钟实现就成为了设计流程的关键组成部分。”

       Mauskar表示，PowerCentric使客户能够把功耗降低15%到25%而不影响设计的规模和性能(翻译注：怀疑是并列关系)。

       根据Azuro公司提供的消息，PowerCentric将完全取代传统时钟树综合过程中的数字ASIC设计流程。通过把时钟门综合及时钟树缓冲统一到设计流程中的、运行在所放置的门级的单一物理优化引擎之中，与现在的低功耗工业设计流程相比，PowerCentric能够插入多达三倍以上的时钟门。

       新版工具的主要特点包括：能解决可变性问题的低功耗时钟缓冲和时钟门控功能；具有协同多角约束的全局偏移驱动的优化；跨越多模式和多角，为设置和保持时钟收敛自动插入有用的偏移；跨越多电压岛的时钟树缓冲和门控功能；具有先进的可变性时钟品质结果分析能力的GUI。