摘 要

本文从特定应用出发介绍集成电路抗辐射加固的若干技术，包括辐射因素、抗辐射材料及器件，着重介绍SOI材料的相关技术的现状及其应用。

关键词

集成电路抗辐射加固

一、前言

　　军用微电子技术的开发与应用，大大促进了军用设备及武器系统的发展，大幅度地提高了军用设备及武器系统的应变能力和作战能力。为了使军用电子系统能在核爆炸、空间辐射及核动力等恶劣环境下稳定工作，必须对基础元器件和集成电路进行抗辐射加固研究。特别是1983年美国开始实施星球大战（战略防御）计划以来，集成电路的抗辐射加固技术的研究受到高度重视。从1984年到1990年，美国政府在集成电路抗辐射加固研究方面的投资超过3亿美元。海湾战争之后，美国政府更加重视军用集成电路的研究开发，估计每年的投资在30亿美元左右，其中就有1.5亿美元用于抗辐射加固的研究工作，约占5％。

　　微电子技术的发展使宇宙航行、太空探测、军用和民用卫星等空间电子系统发展起来，对微电子元器件及集成电路也提出高性能、多功能、高可靠、能抗空间各种辐射等要求，以提高空间微电子系统的可靠性和寿命。因而抗辐射加固微电子技术的研究成为一个重要课题，并成为专门科学——抗辐射加固电子学。

二、辐射因素及抗辐射材料

1辐射因素

　　电子系统的应用环境不同，所遇到的辐射因素也不同，产生的效应和影响也各不相同，因而系统设计者必须采取不同措施进行加固。

　　辐射因素主要包括辐射总剂量、瞬时辐射剂量率、积分中子通量、单粒子扰动效应、电磁脉冲效应等。这些效应会使微电子元器件及集成电路的性能衰减，出现逻辑错误或性损坏，严重影响电子系统的可靠性，甚至完全不能工作。因而微电子元器件及集成电路的抗辐射加固技术的研究是军用和空间电子系统能在这些环境下可靠工作的保证。

（1）抑制电离辐射效应的设计

　　在自然环境中,宇宙射线、太阳增强粒子、具有能量的质子和中子都产生单粒子效应（SEE），高能单粒子穿过MOS器件时，就在其轨道上产生高密度的电子－空穴对，它们导致电路产生局部带电区。单粒子效应一般可分为单粒子闭锁（SEL）和单粒子扰动（SEU）。采用电路和版图设计技术，能提高商用CMOS工艺的SEL和SEE免疫能力，这些技术增加了单元面积，减小了速度，增加电源消耗，主要的是使价格。

　　①SEL免疫

　　在CMOS器件中，一般采用的防闭锁技术包括降低寄生n－p－n和p－n－p的β乘积和限制基板偏压。减小β乘积的方法有：减小寄生管基极（如衬底或阱）区的少子寿命，这可以通过掺金或中子辐射实现；确保衬底上的漏/源区和阱边缘之间的间距小时，确定有效基区宽度以减小横向管的β；在寄生硅控晶闸管（SCR）结构中，降低有效基极－发射极电阻以减小基极偏置。

　　衬底和阱到电源和地之间的低电阻使注入的少子列在到达寄生基极之前被俘获或分流，从而减小了基极偏置电流。减小衬底和阱电阻以及增加载流子俘获的方法包括：在重掺杂衬底上进行轻掺杂外延；在n沟管周围加p＋保护环，在p沟管周围加n＋保护环。现已证实，使用外延层工艺制作的电路有闭锁产生，为了防闭锁，外延层必须进一步“薄”。

　　SOI减小少子寿命和薄外延都属“技术加固”方法。这些方法依赖于制定或控制制作工艺的某些方面，总的看，并未考虑到“商用”CMOS。减小间距使β乘积退化的方法，其效果与衬底掺杂量有关。保护环在常规的源/漏掩膜一步形成，不需要特殊的工艺。在Brookhaven国家实验室单粒子扰动测试（SEUTE）使用TwinTomdernVandeGraff加速器通过重离子测试保护环的方法，结果证明，LET量值在3.4Mev·cm2/mg到至少120Mev·cm2/mg范围内防止SEL发生。在Hewlett

Packard的1μm双层金属CMOS（CMOS34）工艺和HewlettPackard的1μm三层金属CMOS（CMOS266）工艺，通过MOSIC制作的多测试芯片，以及采用CMOS266工艺制作的1.2百万管子和无线电宇航解调器芯片，美国微系统公司（AMI）采用三层金属1.0μm工艺（CYC）制作的10万余管子Reed－Solomon纠错码（ECC）碥码器和20万管子的Reed－Slomon纠错码ECC编码/解码器，都获得了上述测试结果。
　　②SEU免疫

　　在微电子电路中，对SEU效应加固采取了多种措施。一种方法是减小材料的电荷收集能力，不至于收集太多电荷而引起扰动，这属“技术加固”类。另一种基本电路设计方法是提高扰动敏感存贮节点的临界电荷。一种方法是在电路中采用冗余技术。通过电路设计技术进行SEU加固的主要目的是使用标准的CMOS工艺，不增加掩模版及工艺步骤，实现具有SEU免疫力的电路，同时使单元尺寸、价格及功耗小。

　　提高临界电荷的加固技术包括：增加管子驱动及电容和电阻的加固。一个大驱动管能迅速去除/补充SEU注入的电荷，缩短干扰时间。大的高驱动管增加了节点电容，减小SEU注入电荷产生的电压偏差。增加临界点的电容以减小SEU注入电荷引起的电压变化，是电路电容加固的基本概念。电阻加固包括：在存贮元件反馈通路上使用电阻，在与栅电容联接点设置低通滤波器，以消除正常的长延迟信号通过时管子感应的SEU效应。

　　每个节点逻辑电平的变化，引起电路电容的充放电都有功耗产生。由于驱动管加大或电容电阻加固增加了电路电容，使电路的交流功耗随之增加。设计一个抑制短周期信号的单元，限制了工作速度。在一般条件下，采用RC滤波器抑制SEU，使电路可在几百MHz下工作。能提供具有免疫力的电阻典型阻值是100kΩ到1MΩ，需要用高电阻率的多晶硅电阻，以减小电阻尺寸。高电阻率多晶硅电阻对掺杂浓度非常敏感，且商用工艺参数可接受的变化将会使多晶硅产生较大的变化。由于多晶硅电阻具有很大的负温度系数，使得工艺中的阻值控制成为大问题，结果是在某一工艺参数下或工作条件下的设计环境中所设计的抗SEU单元，对于另一个设计环境来说具有相反的影响。

　　冗余电路设计方法的SEU加固有三个基本概念。首先，在SEU之后，存在一个未被干扰的信息数据，第二，在粒子辐射后，来自于无错误的存贮数据区的反馈将使错误数据得到恢复，，在合适的区域进行恢复这一反馈是“智能的”。如果一个存贮单元仅由p型管组成，当存贮一个“1”时，它就不会扰动为“0”，同样，一个存贮单元仅由n型管构成，当存贮一个“0”时，它就不会扰动为“1”。

2抗辐射材料

　　50年代人们开始研究半导体材料的辐射效应。几十年来相继提出了锗材料、硅材料、SOS材料、SOI材料、GaAs材料以及近几年提出来的金刚石材料和铁电材料等，其中研究多、成熟的是硅材料。硅材料是制作微电子元件及集成电路的主要材料，也是制作抗辐射加固器件的主要材料；其次是SOS和GaAs。

　　硅材料的优点人所共知，而且抗辐射能力强，能适用一般辐射环境，因此得到广泛应用。SOS材料也比较成熟，SOS器件的抗辐射能力比硅强，缺点是SOS晶片易碎，晶片面积比硅片小，芯片成品率极低，成本高等。在特殊辐射环境下，必须不惜成本采用SOS材料。GaAs材料的研究进展十分迅速，现在已经达到实用化阶段。由于GaAs器件的速度比其他材料的器件高5～10倍，抗总剂量辐射能力强，在军用领域受到高度重视。SOI材料近几年迅速成熟，SOI器件的抗辐射能力与SOS器件相当，但成本比SOS器件低得多，将来有可能取代SOS材料。金刚石材料是近几年才提出来的，现在还处在研究的初期阶段。初步研究结果表明，金刚石材料是制作抗辐射能力强的微电子器件的理想材料，很有发展前途。铁电材料，是近新提出来的抗辐射能力很强的材料，与硅材料结合起来能研制出抗辐射能力很强的器件。因而微电子元件及集成电路设计者必须根据器件结构、器件功能、制造工艺及应用环境对抗辐射能力的要求进行综合考虑，认真选择材料。

三、集成电路抗辐射加固技术

1硅集成电路的抗辐射加固技术

（1）双极电路的加固

　　硅双极电路广泛用作模拟电路和数字电路。由于介质隔离技术和常规双极加固技术能满足空间辐射环境的要求，所以是早期军用和航空航天用的主流集成电路。由于双极集成电路的集成度受到限制，所以无法与其他技术，特别是CMOS技术相争，在数字集成电路领域内，逐渐被其他集成电路所代替。由于模拟电路要求高速、高精度，目前仍以双极技术为主，今后将逐步向CMOS及Bi－CMOS方向发展。已开发的抗辐射加固电路有TTL、ECL和I2L，表1列出了它们的抗辐射能力。

表1TTL、ECL、I2L电路的抗辐射能力

	积分中子通量n(n/cm2)	瞬时γ剂量率γ（rads(Si)/s）	γ总剂量(rads(Si))
TTL电路	1×1014～3×1015	1×109	106～107
ECL电路	6×1014～8×1015	3～6×108	6×106～107
ECL门阵列（集成度为100～2840门，在600MHz时钟频率下工作）		5×1010	106～2×106
I2L电路	1012～5×1014	107～1010	105～107

　　但是，双极电路的抗辐射总剂量只有CMOS或SOI的1/100～1/10、GaAs器件的1/1000，所以从发展观点看，双极电路的加固，不是进一步研究的对象。

（2）CMOS电路的加固

　　由于CMOS集成电路结构上的特点，所以具有功能强、功耗低、集成度高、抗中子辐射能力强等特点，体硅CMOS加固技术是继双极加固技术之后迅速发展起来的一种加固技术。低功耗CMOS器件是卫星电子系统及其他空间电子系统应用的理想器件。因而，早期主要研究与自然空间辐射环境有关的辐射总剂量加固。后来，由于核武器爆炸环境对集成电路提出新的要求，所以除继续研究抗总剂量辐射加固技术之外，对瞬时γ剂量率及宇宙射线引起的单粒子扰动效应等也进行了深入的研究。采用介质隔离、保护环及减薄氧化层的方法提高了CMOS电路的抗辐射能力，哈里斯公司采用介质隔离方法研制出加固的体硅CMOS64k位SRAM，已应用到卫星上。IBM公司和HoneyWell公司研制出辐射加固CMOS256k位SRAM。CMOS加固技术得到肯定，成为加固数字电路的主流技术，其抗辐射能力如表2所示。但是，加固的CMOS64k位SRAM的芯片面积比SOS和SOI64k位SRAM大4倍，速度低1/2。芯片面积大意味着体积大、比较重，所以在空间应用领域受到一定的限制。

表2CMOS集成电路的抗辐射能力

	积分中子通量n(n/cm2)	瞬时γ剂量率γ（rads(Si)/s）	γ总剂量(rads(Si))
CMOS逻辑电路（如4000系列）	1016	4×1075×109	5×104
CMOS门阵列（如UTD－R系列和GC系列）	1014	1055×108	106～107
CMOS标准单元IC	1015	109	>106
CMOS64k位SRAM	1015	109	108
CMOS256k位SRAM	1014	>109	12×104
CMOS16/32位微处理机（如SA3300系列）	1014	1×109

2SOS技术

　　SOS技术是合成兰宝石绝缘衬底上制作硅CMOS集成电路。介质隔离CMOS技术和SOS技术是RCA公司在60年代和70年代为开发商业应用的高速器件而开发的，商业应用已经成熟，稍加改进便可用来制作抗辐射加固器件。CMOS/SOS器件与硅CMOS器件相比，解决了器件的闭锁问题，对单粒子扰动效应和瞬时γ剂量率辐射不如CMOS敏感，所以大大提高了抗单粒子扰动和瞬时γ剂量率辐射能力。

　　SOS64k位SRAM的抗辐射能力比硅CMOS64k位SRAM高10～100倍，已用在许多卫星上。实践证明SOS技术是军用系统中的有效加固技术，SOS加固器件的抗辐射能力，随器件种类和芯片集成度的不同而各异。例如SOS64k位SRAM抗中子辐射能力为1010～1011rads(Si)，抗单粒子扰动能力为10～9错误/位·天。

　　SOS加固技术存在的主要问题是晶片贵，容易碎，晶片面积小（目前只有75mm），芯片成品率低，由于硅和兰宝石层间应力的影响，使SOS器件的集成度受到限制。目前SOS器件的设计规则为1.25μm。

3SOI技术

　　SOI技术是在绝缘衬底上形成单晶硅制作数字电路和模拟电路的技术。SOI器件具有速度快、集成度高、工作温度范围宽（高温达350℃）、无闭锁效应、抗辐射能力强及工艺简单等特点，可用这种技术发展高密度、低功耗、高速VLSI、高温高压和三维集成电路，有可能取代其他加固技术，因此受到高度重视。

　　SOI技术的关键是材料制作，将在第四部分详细说明。

　　SOI技术存在的问题是需要昂贵的离子注入设备，如果加强投资，SOI技术会比其它技术发展更快，成为抗辐射加固的主要技术。

4GaAs技术

　　GaAs集成电路不仅具有高速、高频、功率大、功耗低、工作温度范围宽（－200～400℃）等特点，而且抗γ总剂量辐射能力比SOI和SOS技术高3个数量级，抗中子辐射能力与SOI和SOS相当，所以该技术受到军方的高度重视。1975年到1983年美国国防部投资700万美元研制GaAs数字集成电路，以后逐年增加投资，1990年达到1900万美元。现在已研制出16k位SRAM，3门级门阵列和多种微波器件。抗总剂量辐射能力高达109～1010rads(Si)，抗中子辐射能力达到1015n/cm2，但是抗瞬时γ剂量率能力较低，只达到107rads(Si)/s的水平，对单粒子扰动效应较为敏感，其水平为10－7～10－3错误/位·天。

　　GaAs加固技术目前存在的问题是，晶片尺寸小、芯片集成度低、成品率低、成本高等，在其他技术的冲击下，使GaAs技术在抗辐射加固微电子领域中的应用受到限制，只有在要求抗γ总剂量辐射能力高及需要高速处理的特殊情况下才被选用，所以GaAs技术当前主要用于微波和毫米波单片集成电路。

5金刚石技术

　　上述各种加固技术还不能完全满足高强度、大剂量辐射环境的要求，其原因仍是材料本身的问题。近几年，人们发现了金刚石材料，它具有其他电子材料无法比拟的特性，击穿电压高达3.5×106V/cm，饱和电子迁移率高达2.5×107cm/s，热导率高达1100W/m·K，几乎是高纯铜的3倍，介电系数只有5.7，适合制作高频、大功率、高温和抗辐射能力强的微电子器件，是抗辐射加固的理想材料。

　　由于金刚石材料不受热效应的限制，所以用金刚石材料制作集成电路不仅能实现高集成度，而且可在600～700℃的高温下工作，并具有特别强的抗辐射能力。例如用这种材料制作的FET，可在510℃下工作，热敏电阻可在600℃下工作，肖特基二极管可在700℃下工作。因而，金刚石材料制作的器件可以直接装入飞机引擎和核反应堆中进行性能监控，不用担心在高温和核辐射环境下性能恶化。由于金刚石器件能够大量减少控制热的系统或设备，所以适用于卫星等空间电子系统。大规模集成电路的优质材料的计算数据表明，金刚石材料比硅材料好32倍，微波和毫米波单片集成电路优质材料的计算数据表明，金刚石材料比硅材料好8200倍，比GaAs材料好1200倍。金刚石薄膜还是集成电路芯片所需的性能良好的表面钝化膜，能大大提高芯片的可靠性和稳定性。

　　由于金刚石材料具有上述特点，所以人们进行了大量的研究工作。美国在过去的4年中投资1300万美元研究金刚石材料，日本于1984年就投资2.5亿日元来实施使金刚石薄膜商品化的计划。日本专家预测2000年人造金刚石材料的市场将达到750万美元，到21世纪初，金刚石材料将作为一种重要的半导体材料发挥巨大的作用，金刚石器件将成为下一代抗辐射能力强的器件。

6铁电微电子器件

　　铁电材料具有介电系数高，机械耦合系数大，热电响应和光电效应好等特点，并有自发的极化特性，用外加电场控制极化方向、极化强度和极化电场的关系曲线类似于铁磁材料的磁滞回线。1983年后，铁电材料的制备技术日益成熟，铁电器件的制作技术与硅和GaAs技术兼容。由于该材料具有极好的铁电、光电及电压特性，所以适用于光集成电路、抗辐射加固铁电非易失性存贮器、256M位DRAM的制作。

　　现在，美国一些公司已经研制出16k位铁电RAM，1994年日本公司研制出64k位铁电RAM。铁电非易失性存贮器与硅EEPROM相比，显著的特点是抗辐射能力极强，试制产品的抗γ总剂量辐射能力达到10Mrads以上，抗γ瞬时剂量率能力大于1011rads(Si)/s，抗中子辐射能力达到105n/cm2,无单粒子扰动效应，速度快，工作温度范围宽（－100～＋300℃），是军事战略战术系统、航空航天电子系统所需的重要微电子器件。所以铁电器件在军用、空间和民用领域有很好的发展前途。(待续)